Java的内存可见性

已知的 Java 内能保证内存可见性(能做到线程间通信)现在知道大致有这些:

问题

重排序、happens-before、可见性三者的关系是什么?

重排序是一种现象,编译器、CPU 等都会造成指令的重排序。内存的在多线程环境下存在的可见性问题的原因之一就是指令重排序。而 happens-before 描述一种是关系,happens-before 约束下的多线程并行执行能解决重排序,并间接保证了内存的可见性。

重排序

在执行程序时为了提高性能,编译器和处理器常常会对指令做重排序。重排序分三种类型:

  1. 编译器优化的重排序。编译器在不改变单线程程序语义的前提下,可以重新安排语句的执行顺序。

  2. 指令级并行的重排序。现代处理器采用了指令级并行技术(Instruction-LevelParallelism, ILP)来将多条指令重叠执行。如果不存在数据依赖性,处理器可以改变语句对应机器指令的执行顺序。

  3. 内存系统的重排序。由于处理器使用缓存和读/写缓冲区,这使得加载和存储操作看上去可能是在乱序执行。

《Java 内存模型》 — 程晓明

理解 Memory barrier(内存屏障) 这篇文章更底层的解释了内存屏障。前半部分对「编译时内存乱序访问」和「运行时内存乱序访问」的描述比较细致。

Memory barrier 简介

程序在运行时内存实际的访问顺序和程序代码编写的访问顺序不一定一致,这就是内存乱序访问。内存乱序访问行为出现的理由是为了提升程序运行时的性能。内存乱序访问主要发生在两个阶段:

  1. 编译时,编译器优化导致内存乱序访问(指令重排)
  2. 运行时,多 CPU 间交互引起内存乱序访问

Memory barrier 能够让 CPU 或编译器在内存访问上有序。一个 Memory barrier 之前的内存访问操作必定先于其之后的完成。Memory barrier 包括两类:

  1. 编译器 barrier
  2. CPU Memory barrier

引用自:http://b2e699b3.wiz03.com/share/s/2OVFCP1_wkXs20LtbT1nXNrj0EqwFC1zZAjT2bCeRi3Tzco2?

ReentrantLock(AQS)是不是能保证可见性?

是的,AQS内部是用了 volatile 和 CAS 去做的,都能保证内存可见性。

final 属性

写 final 域的重排序规则可以确保:在对象引用为任意线程可见之前,对象的 final 域已经被正确初始化过了,而普通域不具有这个保障。

读 final 域的重排序规则可以确保:在读一个对象的 final 域之前,一定会先读包含这个 final 域的对象的引用。在这个示例程序中,如果该引用不为 null 那么引用对象的 final 域一定已经被 A 线程初始化过了。

通过为 final 域增加写和读重排序规则,可以为 java 程序员提供初始化安全保证:只要对象是正确构造的(被构造对象的引|用在构造函数中没有“逸出”),那么不需要使用同步(指 lock 和 volatile 的使用),就可以保证任意线程都能看到这个 final 域在构造函数中被初始化之后的值。

《Java 内存模型》 — 程晓明

资料

Java CAS 原理深度分析

Author

张阿力

Posted on

2018-03-14

Updated on

2021-01-25

Licensed under